نام کتاب: Design Of Highperformance Cmos Voltagecontrolled Oscillators
نویسنده: Liang Dai و Ramesh Harjani
ویرایش: ۱
سال انتشار: ۲۰۰۳
کد ISBN کتاب: ۹۷۸۱۴۶۱۳۵۴۱۴۷, ۹۷۸۱۴۶۱۵۱۱۴۵۸
فرمت: PDF
تعداد صفحه: ۱۵۸
انتشارات: Springer Us
Description About Book Design Of Highperformance Cmos Voltagecontrolled Oscillators From Amazon
Design of High-Performance CMOS Voltage-Controlled Oscillators presents a phase noise modeling framework for CMOS ring oscillators. The analysis considers both linear and nonlinear operation. It indicates that fast rail-to-rail switching has to be achieved to minimize phase noise. Additionally, in conventional design the flicker noise in the bias circuit can potentially dominate the phase noise at low offset frequencies. Therefore, for narrow bandwidth PLLs, noise up conversion for the bias circuits should be minimized. We define the effective Q factor (Qeff) for ring oscillators and predict its increase for CMOS processes with smaller feature sizes. Our phase noise analysis is validated via simulation and measurement results.
The digital switching noise coupled through the power supply and substrate is usually the dominant source of clock jitter. Improving the supply and substrate noise immunity of a PLL is a challenging job in hostile environments such as a microprocessor chip where millions of digital gates are present.
درباره کتاب Design Of Highperformance Cmos Voltagecontrolled Oscillators ترجمه شده از گوگل
طراحی اسیلاتورهای با عملکرد بالا CMOS ولتاژ کنترل ارائه یک چارچوب مدل سازی سر و صدا فاز CMOS اسیلاتورهای حلقه. تجزیه و تحلیل هر دو خطی و غیر خطی عمل می داند. این نشان می دهد که سریع راه آهن به راه آهن سوئیچینگ است به دست آورد برای به حداقل رساندن نویز فاز. علاوه بر این، در طراحی معمولی سر و صدا سوسو زدن در مدار بایاس می توانید به طور بالقوه تسلط نویز فاز در فرکانس پایین را جبران کند. بنابراین، برای PLLs پهنای باند باریک، سر و صدا تا تبدیل برای مدارهای بایاس باید به حداقل برسد. عامل Q موثر (Qeff) برای اسیلاتورهای حلقه تعریف می کنیم و پیش بینی افزایش آن برای فرآیندهای CMOS با اندازه از ویژگی های کوچکتر است. تجزیه و تحلیل نویز فاز ما این است که از طریق نتایج شبیه سازی و اندازه گیری تایید شده است.
سر و صدا سوئیچینگ دیجیتال همراه از طریق منبع تغذیه و بستر است که معمولا منبع غالب از عصبانیت سخن گفتن ساعت. بهبود عرضه و بستر ایمنی سر و صدا از یک PLL یک کار چالش برانگیز در محیط های خصمانه مانند تراشه های ریزپردازنده که در آن میلیون ها دروازه های دیجیتال حضور دارند.
[box type=”info”]
جهت دسترسی به توضیحات این کتاب در Amazon اینجا کلیک کنید.
در صورت خراب بودن لینک کتاب، در قسمت نظرات همین مطلب گزارش دهید.
با خرید اشتراک، بدون محدودیت، کتاب دانلود کن!
